Virtex (ПЛИС) - Virtex (FPGA)
Virtex - это флагманское семейство продуктов FPGA, разработанное Xilinx . Другие текущие линейки продуктов включают Kintex (средний уровень) и Artix (недорогой), каждая из которых включает конфигурации и модели, оптимизированные для различных приложений. Кроме того, Xilinx предлагает недорогую серию Spartan, которая продолжает обновляться и приближается к производству с использованием той же базовой архитектуры и технологического узла, что и более крупные устройства 7-й серии.
ПЛИС Virtex обычно программируются на языках описания оборудования, таких как VHDL или Verilog , с использованием компьютерного программного обеспечения Xilinx ISE или Vivado Design Suite .
Продукты Xilinx FPGA были отмечены EE Times, EDN и другими за инновации и влияние на рынок.
Архитектура
ПЛИС серии Virtex основаны на конфигурируемых логических блоках (CLB), где каждый CLB эквивалентен множеству вентилей ASIC . Каждый CLB состоит из нескольких срезов , которые различаются по конструкции для разных семейств Virtex.
ПЛИС Virtex включают в себя блок ввода / вывода для управления контактами ввода / вывода на микросхеме Virtex, которые поддерживают различные стандарты сигнализации. Все контакты по умолчанию находятся в режиме «входа» (высокий импеданс). Контакты ввода-вывода сгруппированы в банки ввода-вывода, каждый из которых может поддерживать разное напряжение.
Помимо настраиваемой логики ПЛИС, ПЛИС Virtex включают аппаратное обеспечение с фиксированными функциями для умножителей, памяти, ядер микропроцессора, логики FIFO и ECC, блоков DSP, контроллеров PCI Express , блоков MAC Ethernet и высокоскоростных последовательных трансиверов.
Некоторые члены семейства Virtex (например, Virtex-5QX) доступны в радиационно-стойких корпусах для использования в космосе.
Семьи
Virtex-E
Семейство Virtex-E было представлено в сентябре 1999 года по техпроцессу 180 нм. Virtex-E включает в себя устройство с двумя миллионами системных вентилей, поддерживает удвоенную плотность системных вентилей и имеет на 50 процентов более высокую производительность ввода-вывода, чем оригинальные ПЛИС Virtex.
Виртекс-II
Xilinx представила семейство Virtex-II в январе 2001 года по техпроцессу 150 нм, а семейство Virtex-II Pro в марте 2002 года по техпроцессу 90 нм. Семейства Virtex-II и Virtex-II Pro считаются устаревшими устройствами и не рекомендуются для использования в новых разработках, хотя Xilinx все еще производит их для существующих моделей.
Виртекс-4
Семейство Virtex-4 считается устаревшими устройствами и не рекомендуется для использования в новых разработках, хотя Xilinx все еще производит их для существующих моделей.
Семейство Virtex-4 было представлено в июне 2004 года по техпроцессу 90 нм. Virtex-4 ПВМ была использована для ALICE (A Large Ion Collider Experiment) в CERN европейской лаборатории на французском языке - швейцарская граница к карте и распутать траектории тысяч субатомных частиц .
Виртекс-5
Семейство Virtex-5 было представлено в мае 2006 года по техпроцессу 65 нм. Virtex-5 LX и LXT предназначены для приложений с интенсивной логикой, а Virtex-5 SXT - для приложений DSP. В Virtex-5 компания Xilinx изменила структуру логической схемы с LUT с четырьмя входами на LUT с шестью входами. С увеличением сложности функций комбинационной логики, требуемых конструкциями SoC, процент комбинационных путей, требующих нескольких LUT с четырьмя входами, стал узким местом производительности и маршрутизации. Новая LUT с шестью входами представляла собой компромисс между лучшей обработкой все более сложных комбинационных функций за счет сокращения абсолютного количества LUT на устройство. Серия Virtex-5 - это конструкция с длиной волны 65 нм, изготовленная по технологии тройного оксида напряжения 1,0 В.
Виртекс-6
Семейство Virtex-6 было представлено в феврале 2009 года по 40-нм техпроцессу для вычислительно-ресурсоемких электронных систем, и компания утверждает, что оно потребляет на 15 процентов меньше энергии и имеет на 15 процентов улучшенную производительность по сравнению с конкурирующими 40-нанометровыми ПЛИС.
Виртекс-7
Семейство Virtex-7 было представлено в июне 2010 года по 28-нм техпроцессу и, как сообщается, обеспечивает двукратное повышение производительности системы при снижении энергопотребления на 50 процентов по сравнению с устройствами Virtex-6 предыдущего поколения. Кроме того, Virtex-7 удваивает пропускную способность памяти по сравнению с ПЛИС Virtex предыдущего поколения с производительностью сопряжения с памятью 1866 Мбит / с и более чем двумя миллионами логических ячеек.
Virtex-7 (3D)
В 2011 году Xilinx начала поставки пробных партий ПЛИС Virtex-7 2000T, которая объединяет четыре ПЛИС меньшего размера в единый корпус, помещая их на специальную кремниевую соединительную площадку (называемую переходником), чтобы обеспечить 6,8 миллиарда транзисторов в одном большом кристалле. Промежуточный модуль обеспечивает 10 000 каналов передачи данных между отдельными ПЛИС - примерно в 10–100 раз больше, чем обычно доступно на плате - для создания единой ПЛИС. В 2012 году, используя ту же технологию 3D, Xilinx представила первые поставки своей ПЛИС Virtex-7 H580T, гетерогенного устройства, названного так потому, что оно состоит из двух кристаллов ПЛИС и одного 8-канального кристалла приемопередатчика 28 Гбит / с в одном корпусе.
Когда Xilinx представила новые высокопроизводительные 3D FPGA, в том числе продукты Virtex-7 2000T и Virtex-7 H580T, эти устройства начали превосходить возможности программного обеспечения для проектирования Xilinx, что заставило компанию полностью изменить свой набор инструментов. Результатом стало внедрение Vivado Design Suite , который сокращает время, необходимое для программируемой логики и проектирования ввода / вывода, а также ускоряет интеграцию и внедрение систем по сравнению с предыдущим программным обеспечением.
Virtex UltraScale
Семейство Virtex UltraScale было представлено в мае 2014 года по техпроцессу 20 нм. UltraScale - это «3D FPGA», который содержит до 4,4 млн логических ячеек и потребляет до 45% меньше энергии по сравнению с предыдущими поколениями и до 50% более низкой стоимости спецификации.
Virtex UltraScale +
Семейство Virtex UltraScale + было представлено в январе 2016 года по техпроцессу 16 нм.
SoC
Семейства Virtex-II Pro, Virtex-4, Virtex-5 и Virtex-6 FPGA, которые включают до двух встроенных ядер IBM PowerPC , ориентированы на потребности разработчиков систем на кристалле (SoC).
Смотрите также
использованная литература
Альтернативные производители ПЛИС
- Intel (бывшая Altera )
- Решетчатый полупроводник