Статическая оперативная память - Static random-access memory

Чип статической ОЗУ из клона Nintendo Entertainment System (2K × 8 бит)

Статическая память с произвольным доступом ( статическая RAM или SRAM ) - это тип памяти с произвольным доступом (RAM), в которой для хранения каждого бита используется схема фиксации (триггер) . SRAM - энергозависимая память ; данные теряются при отключении питания.

Термин статический отличает SRAM от DRAM ( динамической памяти с произвольным доступом), которая должна периодически обновляться . SRAM быстрее и дороже, чем DRAM; он обычно используется для кэш - памяти и внутренних регистров одного процессора в то время как DRAM , используется для компьютера основной памяти .

История

Полупроводниковый биполярный SRAM был изобретен в 1963 году Робертом Норманом в Fairchild Semiconductor. MOS SRAM был изобретен в 1964 году Джоном Шмидтом в Fairchild Semiconductor. Это была 64-битная MOS p-канальная SRAM.

В 1965 году Арнольд Фарбер и Юджин Шлиг, работающие в IBM, создали ячейку памяти с жестким подключением , используя затвор транзистора и защелку туннельного диода . Они заменили защелку двумя транзисторами и двумя резисторами , конфигурация, которая стала известна как ячейка Фарбера-Шлига. В 1965 году Бенджамин Агуста и его команда в IBM создали 16-битный кремниевый чип памяти на основе ячейки Фарбера-Шлига с 80 транзисторами, 64 резисторами и 4 диодами.

Приложения и использование

SRAM клетки на матрице из STM32F103VGT6 в микроконтроллер , как видно с помощью сканирующего электронного микроскопа . Изготовлено STMicroelectronics с использованием 180- нанометрового процесса.
Сравнение изображение 180 нанометра SRAM клеток на STM32F103VGT6 микроконтроллера , как видно с помощью оптического микроскопа

Характеристики

Хотя его можно охарактеризовать как энергозависимую память, SRAM демонстрирует постоянство данных .

SRAM предлагает простую модель доступа к данным и не требует схемы обновления. Производительность и надежность хорошие, а энергопотребление в режиме ожидания низкое.

Поскольку для реализации SRAM требуется больше транзисторов, она менее плотная и более дорогая, чем DRAM, а также имеет более высокое энергопотребление при доступе для чтения или записи. Мощность потребления SRAM колеблется в широких пределах в зависимости от того, как часто к ней обращаются.

Встроенное использование

Многие категории промышленных и научных подсистем, автомобильной электроники и аналогичных встроенных систем содержат статическую RAM, которую в данном контексте можно назвать ESRAM . Некоторое количество (килобайты или меньше) также встроено практически во все современные устройства, игрушки и т. Д., Которые реализуют электронный пользовательский интерфейс.

SRAM в его двухпортовой форме иногда используется для схем цифровой обработки сигналов в реальном времени .

В компьютерах

SRAM также используется в персональных компьютерах, рабочих станциях, маршрутизаторах и периферийном оборудовании: файлы регистров ЦП , внутренние кэши ЦП и внешние кеши SRAM в пакетном режиме , буферы жестких дисков, буферы маршрутизатора и т. Д. ЖК-экраны и принтеры также обычно используют статическое ОЗУ для хранения изображение отображается (или должно быть распечатано). Статическая RAM использовалась для основной памяти большинства ранних персональных компьютеров, таких как ZX80 , TRS-80 Model 100 и Commodore VIC-20 .

Любители

Любители, особенно энтузиасты домашних процессоров, часто предпочитают SRAM из-за простоты взаимодействия. С ней намного проще работать, чем с DRAM, поскольку нет циклов обновления, а шины адреса и данных часто доступны напрямую. Помимо шин и соединений питания, для SRAM обычно требуется только три элемента управления: Chip Enable (CE), Write Enable (WE) и Output Enable (OE). В синхронной SRAM также включены часы (CLK).

Типы SRAM

Энергонезависимая SRAM

Энергонезависимая SRAM (nvSRAM) имеет стандартные функции SRAM, но они сохраняют данные при потере питания, обеспечивая сохранение важной информации. Модули nvSRAM используются в широком спектре ситуаций - сетевых, аэрокосмических и медицинских, среди многих других - где сохранение данных имеет решающее значение, а батареи нецелесообразны.

Псевдо SRAM

Псевдостатическая RAM (PSRAM) имеет ядро ​​памяти DRAM, объединенное со схемой самообновления. Внешне они выглядят как более медленная SRAM. У них есть преимущество плотности / стоимости по сравнению с истинным SRAM, без сложности доступа к DRAM. HyperRAM Cypress Semiconductor - это тип PSRAM, поддерживающий JEDEC-совместимый 8-контактный интерфейс HyperBusor Octal xSPI. Эти маломощные устройства обладают высокой производительностью и малым количеством выводов, что делает их идеальными для приложений, требующих внешней оперативной памяти в качестве буферной памяти.

По типу транзистора

По типу триггеров

По функциям

  • Асинхронный  - не зависит от тактовой частоты; входящие и исходящие данные контролируются переходом адреса. Примеры включают в себя широко распространенные 28-контактные микросхемы 8K × 8 и 32K × 8 (часто, но не всегда называемые чем-то вроде 6264 и 62C256 соответственно), а также аналогичные продукты до 16 Мбит на чип.
  • Синхронный  - все тайминги инициируются фронтами часов. Адрес, входные данные и другие управляющие сигналы связаны с тактовыми сигналами.

В 1990-х годах для быстрого доступа использовалась асинхронная SRAM. Асинхронная SRAM использовалась в качестве основной памяти для небольших встроенных процессоров без кеша, используемых во всем, от промышленной электроники и измерительных систем до жестких дисков и сетевого оборудования, а также во многих других приложениях. В настоящее время синхронная SRAM (например, DDR SRAM) используется скорее аналогично синхронной DRAM - используется память DDR SDRAM, а не асинхронная DRAM. Интерфейс синхронной памяти намного быстрее, так как время доступа может быть значительно сокращено за счет использования конвейерной архитектуры. Кроме того, поскольку DRAM намного дешевле, чем SRAM, SRAM часто заменяется DRAM, особенно в случае, когда требуется большой объем данных. Однако память SRAM намного быстрее для произвольного (не блочного / пакетного) доступа. Поэтому память SRAM в основном используется для кеш-памяти ЦП , небольшой встроенной памяти, FIFO или других небольших буферов.

По характеристикам

  • Zero bus turnaround (ZBT) - оборот - это количество тактов, необходимое для изменения доступа к SRAM с записи на чтение и наоборот. Оборот для ZBT SRAM или задержка между циклом чтения и записи равна нулю.
  • syncBurst (syncBurst SRAM или синхронно-пакетная SRAM) - обеспечивает доступ к синхронной пакетной записи в SRAM для увеличения количества операций записи в SRAM.
  • DDR SRAM  - синхронный, один порт чтения / записи, удвоенная скорость ввода / вывода
  • SRAM с четырехкратной скоростью передачи данных  - синхронный, отдельные порты чтения и записи, четырехкратная скорость ввода-вывода

Встроен в чип

SRAM может быть интегрирована в качестве ОЗУ или кэш-памяти в микроконтроллеры (обычно от 32 до 128  килобайт ), в качестве основных кешей в мощных микропроцессорах, таких как семейство x86 , и многих других (от 8  КБ до многих мегабайт), для хранения регистров и частей конечных автоматов, используемых в некоторых микропроцессорах (см. файл регистров ), на специализированных ИС или ASIC (обычно в килобайтах), а также в программируемой логической матрице и сложной программируемой логике. Устройство

Дизайн

Шеститранзисторная ячейка CMOS SRAM

Типичная ячейка SRAM состоит из шести полевых МОП-транзисторов . Каждый бит в SRAM хранится на четырех транзисторах (M1, M2, M3, M4), которые образуют два инвертора с перекрестной связью. Эта ячейка памяти имеет два стабильных состояния, которые используются для обозначения 0 и 1 . Два дополнительных транзистора доступа служат для управления доступом к ячейке памяти во время операций чтения и записи. В дополнение к такой шеститранзисторной (6T) SRAM, другие виды микросхем SRAM используют 4, 8, 10 (4T, 8T, 10T SRAM) или более транзисторов на бит. Четырехтранзисторная SRAM довольно распространена в автономных устройствах SRAM (в отличие от SRAM, используемой для кэшей ЦП), реализована в специальных процессах с дополнительным слоем поликремния , что позволяет использовать подтягивающие резисторы с очень высоким сопротивлением. Принципиальным недостатком использования 4T SRAM является повышенная статическая мощность из-за постоянного тока, протекающего через один из понижающих транзисторов.

Четырехтранзисторная SRAM обеспечивает преимущества в плотности за счет сложности производства. Резисторы должны иметь малые габариты и большие номиналы.

Иногда это используется для реализации более одного порта (для чтения и / или записи), что может быть полезно в определенных типах видеопамяти и регистровых файлов, реализованных с помощью многопортовой схемы SRAM.

Как правило, чем меньше транзисторов требуется на ячейку, тем меньше может быть каждая ячейка. Поскольку стоимость обработки кремниевой пластины относительно фиксирована, использование ячеек меньшего размера и, таким образом, размещение большего количества битов на одной пластине снижает стоимость одного бита памяти.

Возможны ячейки памяти, которые используют менее четырех транзисторов, но такие ячейки 3T или 1T являются DRAM, а не SRAM (даже так называемой 1T-SRAM ).

Доступ к ячейке обеспечивается словарной линией (WL на рисунке), которая управляет двумя транзисторами доступа M 5 и M 6, которые, в свою очередь, определяют, должна ли ячейка быть подключена к битовым линиям: BL и BL. Они используются для передачи данных как для операций чтения, так и для записи. Хотя не обязательно иметь две битовые линии, как сигнал, так и его инверсия обычно предоставляются для улучшения запаса по шуму .

Во время доступа для чтения битовые линии активно управляются высокими и низкими уровнями инверторов в ячейке SRAM. Это улучшает полосу пропускания SRAM по сравнению с DRAM - в DRAM битовая линия подключена к накопительным конденсаторам, а разделение заряда заставляет битовую линию качаться вверх или вниз. Симметричная структура SRAM также позволяет использовать дифференциальную сигнализацию , что упрощает обнаружение небольших перепадов напряжения. Еще одно отличие DRAM, которое способствует ускорению SRAM, заключается в том, что коммерческие микросхемы принимают все биты адреса одновременно. Для сравнения, обычные DRAM имеют адрес, мультиплексированный на две половины, то есть старшие биты, за которыми следуют младшие биты, по тем же выводам корпуса, чтобы уменьшить их размер и стоимость.

Размер SRAM с m адресными строками и n строками данных составляет 2 m слов или 2 m  × n бит. Чаще всего размер слова составляет 8 бит, что означает, что один байт может быть прочитан или записан в каждое из 2 м различных слов в микросхеме SRAM. Несколько общих микросхем SRAM имеют 11 адресных линий (таким образом, емкость 2 11  = 2048 = 2 k слов) и 8-битное слово, поэтому они упоминаются как «2k × 8 SRAM».

Размеры ячейки SRAM на ИС определяются минимальным размером элемента процесса, используемого для создания ИС.

Операция SRAM

Ячейка SRAM имеет три различных состояния: резервное (схема неактивна), чтение (данные запрошены) или запись (обновление содержимого). SRAM, работающая в режиме чтения и записи, должна иметь «читаемость» и «стабильность записи» соответственно. Три разных состояния работают следующим образом:

Ожидать

Если словарная линия не установлена, транзисторы доступа M 5 и M 6 отключают ячейку от разрядных линий. Два инвертора с перекрестной связью, образованные M 1  - M 4, будут продолжать усиливать друг друга, пока они подключены к источнику питания.

Чтение

Теоретически для чтения требуется только подтверждение словарной шины WL и считывание состояния ячейки SRAM с помощью одного транзистора доступа и разрядной шины, например M 6 , BL. Однако разрядные линии относительно длинные и имеют большую паразитную емкость . Для ускорения чтения на практике используется более сложный процесс: цикл чтения начинается с предварительной зарядки обеих битовых линий BL и BL до высокого (логическая 1 ) напряжения. Затем утверждение словарной шины WL включает оба транзистора доступа M 5 и M 6 , что вызывает небольшое падение напряжения одной разрядной шины BL. Тогда между линиями BL и BL будет небольшая разница в напряжении. Усилитель считывания определит, какая линия имеет более высокое напряжение, и, таким образом, определит, было ли сохранено 1 или 0 . Чем выше чувствительность усилителя считывания, тем быстрее выполняется считывание. Чем мощнее NMOS, тем легче выполнить раскрытие. Следовательно, разрядные шины традиционно предварительно заряжаются до высокого напряжения. Многие исследователи также пытаются выполнить предварительную зарядку при немного более низком напряжении, чтобы снизить энергопотребление.

Пишу

Цикл записи начинается с применения записываемого значения к битовым строкам. Если мы хотим записать 0 , мы бы применили 0 к битовым строкам, то есть установили BL в 1 и BL в 0 . Это похоже на применение импульса сброса к SR-защелке , который заставляет триггер изменять состояние. 1 записывается путем инвертирования значений битовых строк. Затем утверждается WL, и значение, которое должно быть сохранено, фиксируется. Это работает, потому что драйверы ввода битовой линии спроектированы так, чтобы быть намного сильнее, чем относительно слабые транзисторы в самой ячейке, поэтому они могут легко переопределить предыдущее состояние кросс-связанные инверторы. На практике доступные NMOS-транзисторы M 5 и M 6 должны быть сильнее, чем нижние NMOS-транзисторы (M 1 , M 3 ) или верхние PMOS- транзисторы (M 2 , M 4 ). Это легко получить, поскольку транзисторы PMOS намного слабее, чем NMOS, при том же размере. Следовательно, когда одна пара транзисторов (например, M 3 и M 4 ) лишь немного отменяется процессом записи, напряжение затвора противоположной пары транзисторов (M 1 и M 2 ) также изменяется. Это означает, что транзисторы M 1 и M 2 легче переопределить и так далее. Таким образом, инверторы с перекрестной связью увеличивают процесс записи.

Поведение автобуса

ОЗУ со временем доступа 70 нс будет выводить действительные данные в течение 70 нс с момента, когда адресные строки действительны. Некоторые SRAM имеют "страничный режим", в котором слова страницы (256, 512 или 1024 слова) могут быть прочитаны последовательно со значительно более коротким временем доступа (обычно приблизительно 30 нс). Страница выбирается путем установки верхних адресных строк, а затем слова последовательно считываются путем пошагового перехода по нижним адресным строкам.

Смотрите также

использованная литература