eSi-RISC - eSi-RISC

eSi-RISC
Дизайнер eSi-RISC
Биты 16 бит / 32 бит
Введено 2009 г.
дизайн RISC
Тип Зарегистрироваться-Зарегистрироваться
Кодирование Смешанные 16 и 32 бит
Разветвление Сравните и код ветви и условия
Порядок байтов Большой или маленький
Расширения Пользовательские инструкции
Регистры
16.08.32 общего назначения, 16.08.32 вектор

eSi-RISC - это конфигурируемая архитектура ЦП . Он доступен в пяти реализациях: eSi-1600, eSi-1650, eSi-3200, eSi-3250 и eSi-3264. ESi-1600 и eSi-1650 имеют 16-битный тракт данных, в то время как eSi-32x0s имеют 32-битный тракт данных, а eSi-3264 имеет смешанный 32/64-битный тракт данных. Каждый из этих процессоров лицензирован как soft IP-ядра , подходящие для интеграции как в ASIC, так и в FPGA .

Архитектура

Основными особенностями архитектуры eSi-RISC являются:

Архитектура SoC eSi-3250
  • RISC- подобная архитектура загрузки / сохранения.
  • Настраиваемый 16-битный, 32-битный или 32/64-битный путь к данным.
  • Инструкции кодируются в 16- или 32-битном формате.
  • 8, 16 или 32 регистра общего назначения, которые имеют ширину 16 или 32 бита.
  • 0, 8, 16 или 32 векторных регистра, которые имеют ширину 32 или 64 бита.
  • До 32 внешних, векторных, вложенных прерываний с присвоением приоритета.
  • Настраиваемый набор инструкций, включая поддержку целочисленных, арифметических операций с плавающей запятой и с фиксированной запятой.
  • SIMD- операции.
  • Дополнительная поддержка пользовательских инструкций, таких как криптографическое ускорение.
  • Дополнительные кеши (настраиваемый размер и ассоциативность).
  • Дополнительный MMU, поддерживающий как защиту памяти, так и динамическую трансляцию адресов.
  • Интерфейсы шины AMBA AXI, AHB и APB.
  • Ввод-вывод с отображением памяти.
  • 5-ти ступенчатый конвейер.
  • Аппаратная отладка JTAG .

Хотя доступно множество различных 16- или 32-разрядных IP-ядер микропроцессоров Soft , eSi-RISC - единственная архитектура, лицензированная как IP-ядро, которая имеет как 16-, так и 32-разрядные реализации.

В отличие от других архитектур RISC, поддерживающих как 16-разрядные, так и 32-разрядные инструкции, такие как ARM / Thumb или MIPS / MIPS-16, 16- и 32-разрядные инструкции в архитектуре eSi-RISC можно свободно смешивать, а не иметь разные режимы, в которых либо выполняются все 16-битные инструкции или все 32-битные инструкции. Это улучшает плотность кода без ущерба для производительности. 16-битные инструкции поддерживают два операнда регистров в младших 16 регистрах, тогда как 32-битные инструкции поддерживают три операнда регистров и доступ ко всем 32 регистрам.

eSi-RISC включает поддержку многопроцессорной обработки . Реализации включают до семи eSi-3250 на одном кристалле.

Цепочка инструментов

Инструментальная цепочка eSi-RISC основана на сочетании порта инструментальной цепочки GNU и Eclipse IDE . Это включает в себя:

  • GCC - компилятор C / C ++.
  • Binutils - Ассемблер, компоновщик и бинарные утилиты.
  • GDB - Отладчик.
  • Eclipse - интегрированная среда разработки.

Библиотека C - это Newlib, а библиотека C ++ - это Libstdc ++ . Портирована RTOSes включают MicroC / OS-II , Freertos , Erika Enterprise и Phoenix-RTOS

Ссылки

внешние ссылки