DEC J-11 - DEC J-11
J-11 представляет собой микропроцессорный набор микросхем , который реализует PDP-11 набор инструкций архитектуры (ISA) , совместно разработанная Digital Equipment Corporation и Harris Semiconductor . Это был высокопроизводительный набор микросхем, предназначенный для объединения производительности и функций PDP-11/70 на небольшом количестве микросхем. Он использовался в PDP-11/73 , PDP-11/83 и Professional 380 .
Он состоял из микросхемы тракта передачи данных и микросхемы управления в керамических безвыводных корпусах, установленных на одном керамическом гибридном корпусе DIP. Микросхема управления включает в себя контроллер последовательности управления и ПЗУ микрокода. Может использоваться дополнительный отдельный чип ускорителя с плавающей запятой (FPA), который был упакован в стандартный DIP. Микросхема тракта передачи данных и управляющая микросхема были изготовлены Харрисом в процессе CMOS, а FPA были изготовлены Digital в их процессе NMOS " ZMOS ".
Первоначально конструкция была предназначена для поддержки нескольких микросхем управления, чтобы можно было реализовать дополнительные инструкции, такие как коммерческий набор команд (CIS), но такие микросхемы управления никогда не предлагались.
Клон J-11 производился в Советском Союзе под обозначением КН1831ВМ1 ( русский язык : КН1831ВМ1 ).
Верхняя сторона микропроцессорного гибрида J-11. Микросхема управления DC335 слева, микросхема тракта передачи данных DC334 справа. Дайм США для масштаба.
Внизу гибридного микропроцессора J-11 показаны неиспользуемые монтажные позиции для двух дополнительных микросхем управления.
J-11 на материнской плате DEC Professional 380.
КН1831ВМ1: советский клон J-11.
Матрица управляющей микросхемы DC335.
Штамп микросхемы тракта передачи данных DC334.
Матрица микросхемы DC321 FPA.
