256-битные вычисления - 256-bit computing

В  компьютерной архитектуры , 256-битных чисел , адресов памяти , или других данных единиц являются те , которые являются 256 битов (32 октетов ) в ширину. Кроме того, 256-битные архитектуры ЦП и ALU основаны на регистрах , адресных шинах или шинах данных такого размера.

В настоящее время нет основных процессоров общего назначения, предназначенных для работы с 256-битными целыми числами или адресами, хотя некоторые процессоры действительно работают с 256-битными данными.

Представление

В 256-битном регистре может храниться 2 256 различных значений. Диапазон целочисленных значений, которые могут быть сохранены в 256 битах, зависит от используемого целочисленного представления .

Максимальное значение 256-битного целого числа без знака - 2 256 - 1, записанное в десятичной форме как 115 792 089 237 316 195 423 570 985 008 687 907 853 269 984 665 640 564 039 457 584 007 913 129 639 935 или приблизительно 1,1579 x 10 77 .

256-битные процессоры могут использоваться для прямой адресации до 2 256 байт. Уже 2 128 ( 128 бит ) значительно превысит общий объем данных, хранящихся на Земле по состоянию на 2010 год, который оценивается примерно в 1,2 зеттабайта (более 2 70 байт).

Аппаратное обеспечение

Портативный компьютер с процессором Efficeon

ЦП оснащены наборами инструкций SIMD ( Advanced Vector Extensions и FMA инструкций и т. Д.), Где 256-битные векторные регистры используются для хранения нескольких меньших чисел, таких как восемь 32-битных чисел с плавающей запятой , и одна инструкция может работать со всеми эти значения параллельно. Однако эти процессоры не работают с отдельными числами длиной 256 двоичных разрядов, только их регистры имеют размер 256 бит. Двоичные цифры находятся вместе в 128-битных коллекциях.

Современные чипы графического процессора перемещают данные по 256-битной шине памяти (или, возможно, по 512-битной шине с HBM3 ).

Процессор Efficeon представлял собой 256-битный VLIW второго поколения компании Transmeta, в котором использовался программный механизм для преобразования кода, написанного для процессоров x86 , в собственный набор команд чипа.

Финансируемая DARPA система Data-Intensive Architecture (DIVA) включала в себя 5-ступенчатый конвейерный 256-битный канал данных с процессором в памяти (PIM) , в комплекте с файлом регистров и блоками ALU в процессоре WideWord в 2002 году.

Программное обеспечение

Смотрите также

использованная литература